이전
다음
네패스라웨 청안캠퍼스./사진 제공=네패스
PLP는 여러 웨이퍼에 있는 칩을 잘라서 커다란 사각형 패널에 얹은 후 한번에 패키징 하는 공정이다. 낭비가 적고 한번에 많은 칩을 패키징할 수 있어 차세대 패키징 공정으로 각광받는다. 사진은 네패스 PLP 팹에 있는 PLP(패널). /사진=네패스
네패스 PLP 팹 내부./사진제공=네패스
이병구(오른쪽 두번째) 네패스 회장이 3일 네패스라웨 팹에서 열린 준공식에서 문승욱(오른쪽 세번째) 산업통상자원부장관 등 참가자들에게 PLP 기술을 설명하고 있다./사진=네패스
네패스라웨 청안캠퍼스./사진 제공=네패스
PLP는 여러 웨이퍼에 있는 칩을 잘라서 커다란 사각형 패널에 얹은 후 한번에 패키징 하는 공정이다. 낭비가 적고 한번에 많은 칩을 패키징할 수 있어 차세대 패키징 공정으로 각광받는다. 사진은 네패스 PLP 팹에 있는 PLP(패널). /사진=네패스
네패스 PLP 팹 내부./사진제공=네패스
이병구(오른쪽 두번째) 네패스 회장이 3일 네패스라웨 팹에서 열린 준공식에서 문승욱(오른쪽 세번째) 산업통상자원부장관 등 참가자들에게 PLP 기술을 설명하고 있다./사진=네패스