서울경제

[강해령의 하이엔드 테크] TSMC 패키징 특집: 내가 패키징 왕이 될 상인가?

한 개 칩에 여러 기능을 넣으면 공정 중 수많은 불량이 생겨 6개 양품만 생산됩니다. (윗 그림). 하지만 기능을 쪼개어서 패키징 공정에서 ‘믹스 앤 매치’만 잘하면 12개 양품을 만들 수 있습니다. 이 ‘믹스 앤 매치’가 이종접합입니다. /자료=AMD 핫칩스 발표 자료 갈무리.

시스템온칩(SoC), 고대역폭메모리(HBM) 등을 ‘인터포저’라는 기판 위에 배열해 패키징하는 2.5D 결합. TSMC에서는 CoWoS 라고 부릅니다. /사진 제공=TSMC

왼쪽 그림은 마이크로범프를 활용한 칩렛 단면입니다. SoIC에서의 하이브리드 본딩은 마이크로범프, 조금 더 쉽게 말하면 땜질 없이도 칩을 결합할 수 있기 때문에, 칩 간 간격이 벌어지지 않습니다./자료=AMD 핫칩스 2021

그림으로 비교한 TSMC SoIC(왼쪽)와 기존 3D IC 패키징. 3D IC의 칩 간격이 범프로 인해 더 벌어져 있는 것을 보실 수 있습니다. /사진=TSMC

기존 3D 패키징 속도가 자동차라고 한다면, SoIC는 10배 빠른 로켓 속도에 비유하는 TSMC의 자신감을 주목할 만 합니다. /사진 제공=TSMC

범프로 전자 이동 통로를 만들었을 때는 집적도가 최소 50㎛(파란색 원)이지만, 하이브리드 본딩(주황색 점들)으로 집적도를 9㎛까지 줄였다는 걸 나타낸 왼쪽 그림. 오른쪽 그래프로 TSMC는 앞으로 SoIC를 기반으로 이 집적도를 0.9㎛까지 줄일 수 있다고 자신했습니다./사진 제공=AMD, TSMC

삼성 X-큐브 3D 패키징에서 활용된 마이크로 범프와 선폭.. /사진 제공=삼성전자

오른쪽 상단과 하단이 SoIC와 기존 2.5D 패키징 기술의 결합을 언급하고 있습니다. /사진=TSMC 홈페이지.

삼성전자는 3D, 2.5D 패키징을 합친 3.5D 패키징을 ‘개발 중’이라고 지난 6월 VLSI 포럼에서 발표한 바 있습니다. 사진제공=삼성전자

[강해령의 하이엔드 테크] TSMC 패키징 특집: 내가 패키징 왕이 될 상인가?

공유하기