TSMC, 1나노 공정 난제 풀었다

2D 소재 고저항·저전류 해결

공동연구 결과 네이처에 게재

초미세공정 삼성에 한발 앞서

/로이터연합뉴스

세계 최대 파운드리(반도체 위탁 생산) TSMC가 1나노미터(㎚, 10억 분의 1m) 제조 공정의 난제를 해결해 초미세 공정 경쟁에서 삼성전자를 한 발짝 앞서게 됐다. 1나노 공정은 현재 최첨단으로 꼽히는 5㎚ 칩은 물론 이달 초 IBM이 개발을 마무리했다고 발표한 2㎚ 칩에도 앞서는 성과다.

19일 대만 현지 매체인 타이완뉴스 등 외신에 따르면 TSMC와 대만국립대·매사추세츠공과대(MIT)는 이 같은 연구 결과를 공동 발표했다. 연구 결과는 국제 학술지 ‘네이처’에 게재됐다.



논문에 따르면 반금속 비스무트(Bi)를 2차원(2D) 소재의 접촉 전극으로 사용할 경우 저항을 크게 줄이는 반면 전류는 늘릴 수 있다. 이로 인해 현재 반도체 핵심 소재인 실리콘의 한계를 극복하고 에너지 효율도 최고 수준으로 높일 수 있다는 설명이다. TSMC는 이번 연구 결과가 인공지능(AI)과 전기자동차 등 신기술 응용 분야에 활용될 것으로 기대했다. 정보기술(IT) 전문 매체 베르딕트는 "최근 몇 년간 과학계는 실리콘을 대체할 2D 소재를 발굴해 1㎚ 이하의 칩을 만들기 위해 노력했지만 2D 소재의 고저항과 저전류 문제를 해결하지 못했다"며 “이번 연구로 이를 해결할 수 있을 것”이라고 봤다.

다만 이번 연구를 적용한 1㎚ 칩이 실제 양산되기까지는 오랜 시간이 걸릴 것으로 보인다. 베르딕트는 “심지어 2㎚ 칩이 일상 기기에 탑재되는 데도 수년이 소요될 것”이라고 지적했다. 현재 양산되고 있는 최첨단 칩은 5㎚로 프리미엄 스마트폰 등에만 탑재된다.

/김연하 기자 [e-mail]