KAIST, 학교 밖에서도 반도체 설계인력 키운다

화성 동탄 IDEC 교육장 문열어

실무인력 양성과정 1기 입교식

KAIST 반도체설계교육센터(IDEC) 관계자와 ‘시스템반도체설계 실무인력양성과정’ 1기생들이 4일 KAIST-화성사이언스허브에서 열린 IDEC 동탄 교육장 개소식 및 입교식에 참석해 기념촬영을 하고 있다. 사진제공=KAIST

한국과학기술원(KAIST)이 국내 반도체 팹리스의 만성적인 인력 부족 현상을 해소하기 위해 대학 외부에 교육장을 개소하고 실무 인력 양성에 나선다.

KAIST 반도체설계교육센터(IDEC)는 4일 ?동탄 교육장 개소식 및 시스템반도체 설계 실무인력 양성과정 제1기 입교식?을 개최했다고 밝혔다.

KAIST IDEC 동탄 교육장은 지난해 11월 체결한 화성시와 KAIST 간 업무협약을 바탕으로 설치됐다. 롯데백화점 동탄점이 화성시에 기부한 KAIST-화성 사이언스 허브에 입주하며 산업계가 필요로 하는 시스템반도체 설계 교육센터를 운영하고 관련 교육과정을 개발할 예정이다. 이날 교육장 개소식과 함께 시스템반도체 설계 실무인력 양성과정 제1기 입교식이 개최됐다.



시스템반도체 설계 실무인력 양성과정은 산업현장에 투입할 수 있는 실무 인력을 양성하는 중·장기 교육 프로그램이다. 이를 위해 지난 6월 말부터 수강생을 모집했다. 당초 40명을 선발할 예정이었으나 총 306명이 지원해 8대1이 넘는 높은 경쟁률을 기록했다. IDEC는 수강생들의 실질적인 수요를 반영해 계획된 정원을 두 배로 늘린 80명을 최종 선발했다.

학생들은 오는 11월까지 총 16주 동안 반도체 설계 전문교육을 받게 된다. 아날로그 트랙 40명, 디지털 칩 설계 특화 트랙 40명으로 구분돼 각각 기초과정부터 설계 실습이 포함된 심화 과정까지 아우르는 교육과정을 수강하게 된다. KAIST와 포스텍 등 국내 우수 대학 교수와 현직 설계 기업 임원 및 엔지니어 등 총 23명의 반도체 설계 전문 강사진을 초빙했다. 또 교육과정 중 수강생 대상으로 기업설명회 등을 개최하고 한국팹리스연합과 연계해 교육 수료자들에게 관련 분야 취업 기회도 제공할 예정이다.

내년도에는 기업과 수강생의 수요를 조사해 FPGA(Field Programmable Gate Array·용도에 맞게 회로를 다시 새겨넣을 수 있는 비메모리 반도체), 인공지능(AI) 트랙 등의 추가 교육과정도 신설할 계획이다.

박인철 KAIST IDEC 소장은 “산업체 현장에 즉시 투입할 수 있는 실무 인력을 양성하는 이번 프로그램이 국내 반도체 중소·중견 팹리스 업계의 인력 부족 현상을 해소하는 데 보탬이 되길 기대한다”고 포부를 밝혔다.