테스는 25일 중소기업청이 글로벌 강소기업을 육성하기 위해 추진하는 중소기업 기술혁신개발사업 중 ‘반도체 3D 패키지용 고생산성 TSV 패시베이션(passivation) 장치 및 저온 공정기술 개발’을 위한 주관기업으로 선정되었다고 밝혔다.
주관기업으로 선정된 테스는 5억원의 정부출연금을 직접 지원받아 장비 및 공정 기술개발을 본격화 할 계획이다.
현재 세계 여러 반도체업체들이 TSV기술을 이용한 차세대 메모리 생산을 계획하고 있어, 관련 장비는 향후 수요가 크게 증가할 것으로 기대되고 있다.
TSV(Through Silicon Via; 실리콘 관통 전극)기술이란 칩에 직접 구멍을 뚫고 수직으로 쌓아올리는 차세대 적층 패키지 기술이다. 다수의 다양한 칩을 와이어 본딩 없이 3차원으로 연결하는 것이 가능하여 성능은 높이고 크기를 줄일 수 있다.
특히 이 기술이 상용화될 경우 메모리의 대용량화, 속도향상 및 소비전력도 절감할 수 있어스마트폰, 태블릿PC등 모바일 기기의 혁신적인 성능 향상이 가능할 것으로 기대된다.
테스 주숭일 대표는 “3D 패키징 양산기술이 상용화 될 경우 반도체 TSV장비시장은 새로운 시장으로 부각될 것으로 예상된다”며 “반도체 소자업체들의 니즈를 반영한 TSV 패시베이션 장비를 개발하여 양산까지 연계될 수 있도록 매진할 것”이라고 말했다.
< 저작권자 ⓒ 서울경제, 무단 전재 및 재배포 금지 >
